Verilog Parser